高速嵌入式硬件設(shè)計(jì)培訓(xùn)班

【課程背景】

在芯片級開發(fā)工具、EDA開發(fā)工具、嵌入式開發(fā)工具、嵌入式平臺、方案、嵌入式軟件測試工具、ODM/OEM、嵌入式培訓(xùn)等領(lǐng)域?yàn)榭蛻籼峁I(yè)、個(gè)性化的服務(wù)與支持、幫助客戶及全球合作伙伴取得成功。

【師資團(tuán)隊(duì)】

武漢眾嵌金牌團(tuán)隊(duì)：胡歡   彭剛   王貞炎   孔令斌   姚 剛  楊敬

【學(xué)習(xí)目標(biāo)】

高速嵌入式硬件設(shè)計(jì)培訓(xùn)課程為您講解高速嵌入式系統(tǒng)硬件設(shè)計(jì)技術(shù)。兩天的課程采取理論講解和實(shí)際設(shè)計(jì)演示相結(jié)合的方式，完成從元器件選擇、電路圖設(shè)計(jì)到PCB設(shè)計(jì)調(diào)試的全過程。廣大工程師通過此培訓(xùn)可以掌握先進(jìn)的高速嵌入式系統(tǒng)硬件設(shè)計(jì)技術(shù)，能夠完成高速嵌入式系統(tǒng)PCB及相關(guān)硬件的設(shè)計(jì)、調(diào)試任務(wù)。

【基本要求】

學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：   ◆有微機(jī)原理和匯編語言的基礎(chǔ)；    ◆熟悉C語言編程；    ◆了解數(shù)字信號處理原理。

【質(zhì)量保證】

1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽； 2、培訓(xùn)結(jié)束后免費(fèi)提供一個(gè)月的技術(shù)支持，充分保證培訓(xùn)后出效果； 3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。

【課程教材】

武漢眾嵌系列教材講義

【學(xué)費(fèi)】

公司1800RMB   個(gè)人1800RMB 學(xué)生1800RMB

【開課情況】

上課時(shí)間：周一至周五，上午9:00-12:00（授課），下午14:00-18:00（實(shí)驗(yàn)），晚上18:30-21:00（自習(xí)/輔導(dǎo)），需要補(bǔ)課學(xué)員統(tǒng)一安排周六補(bǔ)課。

【課時(shí)安排】

時(shí)間 課程大綱 *天 9:00 | 17:00 1. 板級架構(gòu)和電路圖設(shè)計(jì) 【內(nèi)容】學(xué)習(xí)常見嵌入式處理器和配套器件使用方法。以三星S3C2410處理器為例介紹嵌入式系統(tǒng)構(gòu)建所需的全部芯片，包括HY57V561620存儲器，cs8900網(wǎng)卡，開關(guān)電源，時(shí)鐘分配電路，連接邏輯等 【目標(biāo)】通過學(xué)習(xí)掌握嵌入式系統(tǒng)電路圖設(shè)計(jì)，熟練使用常見的嵌入式處理器，并且達(dá)到能夠從板級架構(gòu)考慮設(shè)計(jì)取舍的水平，在設(shè)計(jì)上學(xué)會考慮測試相關(guān)的問題，做到design for test       1.1. 嵌入式處理器       1.2. SDRAM特性和使用原則       1.3. Flash芯片使用技巧       1.4. 高速數(shù)字邏輯電路特性       1.5. 總線信號緩沖器       1.6. 以太網(wǎng)芯片       1.7. 電源，時(shí)鐘和復(fù)位電路       1.8. 其他外部設(shè)備       1.9. 設(shè)計(jì)冗余硬件協(xié)助調(diào)試       1.10. 自診斷設(shè)計(jì) 第二天 9:00 | 17:00 2. 嵌入式系統(tǒng)PCB設(shè)計(jì) 【內(nèi)容】以三星S3C2410處理器為例，學(xué)習(xí)嵌入式系統(tǒng)所需的高速電路設(shè)計(jì)技巧。包括高密度封裝的設(shè)計(jì)要點(diǎn)，高速信號設(shè)計(jì)原則，電源設(shè)計(jì)，特殊信號設(shè)計(jì)，以及散熱和可制造性的設(shè)計(jì) 【目標(biāo)】通過學(xué)習(xí)掌握嵌入式系統(tǒng)所要求的電路板設(shè)計(jì)技術(shù)，熟練掌握初步的高速電路設(shè)計(jì)技巧，能夠設(shè)計(jì)穩(wěn)定可靠的高速嵌入式系統(tǒng)，并且可以定位和排除常見的硬件問題。       2.1. 關(guān)于BGA封裝要考慮的問題       2.2. 設(shè)計(jì)電源和地平面       2.3. 設(shè)計(jì)規(guī)則對信號完整性的影響       2.4. 退耦電容       2.5. 高速信號的布線規(guī)則       2.6. 功耗估計(jì)和熱設(shè)計(jì)       2.7. 可制造性設(shè)計(jì)       2.8. 怎樣判斷系統(tǒng)是否工作       2.9. 軟件工具協(xié)助調(diào)試       2.10. 設(shè)計(jì)調(diào)試用的信號擴(kuò)展連接器       2.11. 使用儀器協(xié)助調(diào)試